/*
 * Copyright (c) 2021, 2023-2024 Arm Limited.
 *
 * SPDX-License-Identifier: MIT
 *
 * Permission is hereby granted, free of charge, to any person obtaining a copy
 * of this software and associated documentation files (the "Software"), to
 * deal in the Software without restriction, including without limitation the
 * rights to use, copy, modify, merge, publish, distribute, sublicense, and/or
 * sell copies of the Software, and to permit persons to whom the Software is
 * furnished to do so, subject to the following conditions:
 *
 * The above copyright notice and this permission notice shall be included in all
 * copies or substantial portions of the Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
 * AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
 * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
 * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
 * SOFTWARE.
 */

#pragma once

#if defined(ARM_COMPUTE_ENABLE_SVE)

namespace {

void sve_transpose_interleave_8VL_2x4(uint16_t *out, const uint16_t *in, size_t width, size_t in_stride, size_t height)
{
    uint16_t *pad_row = reinterpret_cast<uint16_t *>(alloca(width * sizeof(uint16_t)));

    if (height % 4) {
        memset(pad_row, 0, width * sizeof(uint16_t));
    }

    size_t out_stride = 8 * roundup<size_t>(height, 4) * get_vector_length<uint32_t>();

    __asm__ __volatile__(
      "cmp %x[height], #0x8\n"
      "ptrue p2.b\n"
      "blt 6f\n"
      "1:"  // Main row loop: Head
      "mov x12, %x[in]\n"
      "mov x11, %x[width]\n"
      "cnth x10, ALL, MUL #4\n"
      "mov x9, %x[out]\n"
      "sub %x[height], %x[height], #0x8\n"
      "add x28, x12, %x[in_stride]\n"
      "add x27, x28, %x[in_stride]\n"
      "add x26, x27, %x[in_stride]\n"
      "add x25, x26, %x[in_stride]\n"
      "cmp x11, x10\n"
      "add x24, x25, %x[in_stride]\n"
      "add x23, x24, %x[in_stride]\n"
      "add x22, x23, %x[in_stride]\n"
      "add %x[in], x22, %x[in_stride]\n"
      "blt 3f\n"
      "2:"  // Main row loop: Unroll column loop
      "ld1h { z22.h }, p2/Z, [x12]\n"
      "ld1h { z2.h }, p2/Z, [x12, #1, MUL VL]\n"
      "mov x21, x9\n"
      "add x9, x9, %x[out_stride]\n"
      "ld1h { z23.h }, p2/Z, [x28]\n"
      "ld1h { z5.h }, p2/Z, [x28, #1, MUL VL]\n"
      "mov x20, x9\n"
      "sub x11, x11, x10\n"
      "ld1h { z3.h }, p2/Z, [x27]\n"
      "ld1h { z8.h }, p2/Z, [x27, #1, MUL VL]\n"
      "cmp x11, x10\n"
      "add x9, x9, %x[out_stride]\n"
      "ld1h { z25.h }, p2/Z, [x26]\n"
      "ld1h { z26.h }, p2/Z, [x26, #1, MUL VL]\n"
      "ld1h { z6.h }, p2/Z, [x12, #2, MUL VL]\n"
      "ld1h { z12.h }, p2/Z, [x12, #3, MUL VL]\n"
      "addvl x12, x12, #4\n"
      "ld1h { z15.h }, p2/Z, [x28, #2, MUL VL]\n"
      "ld1h { z11.h }, p2/Z, [x28, #3, MUL VL]\n"
      "zip1 z18.h, z22.h, z3.h\n"
      "zip2 z24.h, z22.h, z3.h\n"
      "ld1h { z14.h }, p2/Z, [x27, #2, MUL VL]\n"
      "ld1h { z13.h }, p2/Z, [x27, #3, MUL VL]\n"
      "zip1 z4.h, z23.h, z25.h\n"
      "zip2 z16.h, z23.h, z25.h\n"
      "ld1h { z7.h }, p2/Z, [x26, #2, MUL VL]\n"
      "ld1h { z23.h }, p2/Z, [x26, #3, MUL VL]\n"
      "zip1 z21.h, z2.h, z8.h\n"
      "zip1 z22.h, z5.h, z26.h\n"
      "ld1h { z1.h }, p2/Z, [x25]\n"
      "ld1h { z25.h }, p2/Z, [x25, #1, MUL VL]\n"
      "zip2 z10.h, z2.h, z8.h\n"
      "zip2 z5.h, z5.h, z26.h\n"
      "ld1h { z19.h }, p2/Z, [x24]\n"
      "ld1h { z31.h }, p2/Z, [x24, #1, MUL VL]\n"
      "zip1 z17.h, z18.h, z4.h\n"
      "zip2 z28.h, z18.h, z4.h\n"
      "ld1h { z3.h }, p2/Z, [x23]\n"
      "ld1h { z18.h }, p2/Z, [x23, #1, MUL VL]\n"
      "zip1 z0.h, z24.h, z16.h\n"
      "zip2 z29.h, z24.h, z16.h\n"
      "ld1h { z2.h }, p2/Z, [x22]\n"
      "ld1h { z16.h }, p2/Z, [x22, #1, MUL VL]\n"
      "zip1 z27.h, z21.h, z22.h\n"
      "zip2 z26.h, z21.h, z22.h\n"
      "ld1h { z8.h }, p2/Z, [x25, #2, MUL VL]\n"
      "ld1h { z4.h }, p2/Z, [x25, #3, MUL VL]\n"
      "zip1 z24.h, z10.h, z5.h\n"
      "zip2 z20.h, z10.h, z5.h\n"
      "ld1h { z30.h }, p2/Z, [x24, #2, MUL VL]\n"
      "ld1h { z5.h }, p2/Z, [x24, #3, MUL VL]\n"
      "zip1 z21.h, z1.h, z3.h\n"
      "zip2 z9.h, z1.h, z3.h\n"
      "ld1h { z10.h }, p2/Z, [x23, #2, MUL VL]\n"
      "ld1h { z3.h }, p2/Z, [x23, #3, MUL VL]\n"
      "zip1 z22.h, z19.h, z2.h\n"
      "zip2 z19.h, z19.h, z2.h\n"
      "ld1h { z2.h }, p2/Z, [x22, #2, MUL VL]\n"
      "ld1h { z1.h }, p2/Z, [x22, #3, MUL VL]\n"
      "st1h { z17.h }, p2, [x21]\n"
      "zip1 z17.h, z25.h, z18.h\n"
      "zip2 z25.h, z25.h, z18.h\n"
      "zip1 z18.h, z31.h, z16.h\n"
      "st1h { z28.h }, p2, [x21, #1, MUL VL]\n"
      "addvl x28, x28, #4\n"
      "zip2 z16.h, z31.h, z16.h\n"
      "st1h { z0.h }, p2, [x21, #2, MUL VL]\n"
      "zip1 z0.h, z6.h, z14.h\n"
      "addvl x27, x27, #4\n"
      "st1h { z29.h }, p2, [x21, #3, MUL VL]\n"
      "zip1 z31.h, z15.h, z7.h\n"
      "zip2 z29.h, z6.h, z14.h\n"
      "addvl x26, x26, #4\n"
      "st1h { z27.h }, p2, [x21, #4, MUL VL]\n"
      "zip2 z28.h, z15.h, z7.h\n"
      "zip1 z27.h, z12.h, z13.h\n"
      "addvl x25, x25, #4\n"
      "st1h { z26.h }, p2, [x21, #5, MUL VL]\n"
      "zip1 z26.h, z11.h, z23.h\n"
      "zip2 z6.h, z12.h, z13.h\n"
      "addvl x24, x24, #4\n"
      "st1h { z24.h }, p2, [x21, #6, MUL VL]\n"
      "zip2 z24.h, z11.h, z23.h\n"
      "zip1 z23.h, z21.h, z22.h\n"
      "addvl x23, x23, #4\n"
      "st1h { z20.h }, p2, [x21, #7, MUL VL]\n"
      "addvl x21, x21, #16\n"
      "zip2 z22.h, z21.h, z22.h\n"
      "zip1 z21.h, z9.h, z19.h\n"
      "zip2 z20.h, z9.h, z19.h\n"
      "zip1 z19.h, z17.h, z18.h\n"
      "addvl x22, x22, #4\n"
      "zip2 z18.h, z17.h, z18.h\n"
      "zip1 z17.h, z25.h, z16.h\n"
      "zip2 z16.h, z25.h, z16.h\n"
      "st1h { z23.h }, p2, [x21, #-8, MUL VL]\n"
      "zip1 z23.h, z0.h, z31.h\n"
      "st1h { z22.h }, p2, [x21, #-7, MUL VL]\n"
      "zip2 z0.h, z0.h, z31.h\n"
      "zip1 z31.h, z29.h, z28.h\n"
      "st1h { z21.h }, p2, [x21, #-6, MUL VL]\n"
      "zip2 z29.h, z29.h, z28.h\n"
      "zip1 z28.h, z27.h, z26.h\n"
      "st1h { z20.h }, p2, [x21, #-5, MUL VL]\n"
      "zip2 z27.h, z27.h, z26.h\n"
      "zip1 z26.h, z6.h, z24.h\n"
      "st1h { z19.h }, p2, [x21, #-4, MUL VL]\n"
      "zip2 z25.h, z6.h, z24.h\n"
      "zip1 z22.h, z8.h, z10.h\n"
      "st1h { z18.h }, p2, [x21, #-3, MUL VL]\n"
      "zip1 z21.h, z30.h, z2.h\n"
      "zip2 z20.h, z8.h, z10.h\n"
      "st1h { z17.h }, p2, [x21, #-2, MUL VL]\n"
      "zip2 z19.h, z30.h, z2.h\n"
      "zip1 z18.h, z4.h, z3.h\n"
      "st1h { z16.h }, p2, [x21, #-1, MUL VL]\n"
      "zip1 z17.h, z5.h, z1.h\n"
      "zip2 z24.h, z4.h, z3.h\n"
      "zip2 z16.h, z5.h, z1.h\n"
      "st1h { z23.h }, p2, [x20]\n"
      "zip1 z23.h, z22.h, z21.h\n"
      "st1h { z0.h }, p2, [x20, #1, MUL VL]\n"
      "zip2 z22.h, z22.h, z21.h\n"
      "zip1 z21.h, z20.h, z19.h\n"
      "st1h { z31.h }, p2, [x20, #2, MUL VL]\n"
      "zip2 z20.h, z20.h, z19.h\n"
      "zip1 z19.h, z18.h, z17.h\n"
      "st1h { z29.h }, p2, [x20, #3, MUL VL]\n"
      "zip2 z18.h, z18.h, z17.h\n"
      "zip1 z17.h, z24.h, z16.h\n"
      "st1h { z28.h }, p2, [x20, #4, MUL VL]\n"
      "zip2 z16.h, z24.h, z16.h\n"
      "st1h { z27.h }, p2, [x20, #5, MUL VL]\n"
      "st1h { z26.h }, p2, [x20, #6, MUL VL]\n"
      "st1h { z25.h }, p2, [x20, #7, MUL VL]\n"
      "addvl x20, x20, #16\n"
      "st1h { z23.h }, p2, [x20, #-8, MUL VL]\n"
      "st1h { z22.h }, p2, [x20, #-7, MUL VL]\n"
      "st1h { z21.h }, p2, [x20, #-6, MUL VL]\n"
      "st1h { z20.h }, p2, [x20, #-5, MUL VL]\n"
      "st1h { z19.h }, p2, [x20, #-4, MUL VL]\n"
      "st1h { z18.h }, p2, [x20, #-3, MUL VL]\n"
      "st1h { z17.h }, p2, [x20, #-2, MUL VL]\n"
      "st1h { z16.h }, p2, [x20, #-1, MUL VL]\n"
      "bge 2b\n"
      "3:"  // Main row loop: Unroll column loop skip
      "cbz x11, 5f\n"
      "4:"  // Main row loop: Column loop
      "mov x21, x11\n"
      "mov x20, x9\n"
      "decd x11, ALL, MUL #8\n"
      "add x9, x9, %x[out_stride]\n"
      "whilelt p1.h, XZR, x21\n"
      "dech x21\n"
      "whilelt p0.h, XZR, x21\n"
      "cmp x11, #0x0\n"
      "ld1h { z24.h }, p1/Z, [x12]\n"
      "ld1h { z23.h }, p1/Z, [x28]\n"
      "ld1h { z22.h }, p1/Z, [x27]\n"
      "ld1h { z16.h }, p1/Z, [x26]\n"
      "ld1h { z2.h }, p1/Z, [x25]\n"
      "ld1h { z1.h }, p1/Z, [x24]\n"
      "ld1h { z21.h }, p0/Z, [x12, #1, MUL VL]\n"
      "ld1h { z26.h }, p0/Z, [x28, #1, MUL VL]\n"
      "addvl x12, x12, #2\n"
      "addvl x28, x28, #2\n"
      "ld1h { z20.h }, p0/Z, [x27, #1, MUL VL]\n"
      "ld1h { z19.h }, p0/Z, [x26, #1, MUL VL]\n"
      "zip1 z18.h, z24.h, z22.h\n"
      "zip1 z17.h, z23.h, z16.h\n"
      "ld1h { z0.h }, p0/Z, [x25, #1, MUL VL]\n"
      "ld1h { z31.h }, p0/Z, [x24, #1, MUL VL]\n"
      "zip2 z25.h, z24.h, z22.h\n"
      "zip2 z16.h, z23.h, z16.h\n"
      "ld1h { z30.h }, p1/Z, [x23]\n"
      "ld1h { z29.h }, p0/Z, [x23, #1, MUL VL]\n"
      "addvl x27, x27, #2\n"
      "addvl x26, x26, #2\n"
      "ld1h { z24.h }, p1/Z, [x22]\n"
      "ld1h { z28.h }, p0/Z, [x22, #1, MUL VL]\n"
      "zip1 z23.h, z21.h, z20.h\n"
      "zip1 z22.h, z26.h, z19.h\n"
      "zip2 z21.h, z21.h, z20.h\n"
      "zip2 z20.h, z26.h, z19.h\n"
      "addvl x25, x25, #2\n"
      "addvl x24, x24, #2\n"
      "zip1 z19.h, z18.h, z17.h\n"
      "zip2 z18.h, z18.h, z17.h\n"
      "addvl x23, x23, #2\n"
      "addvl x22, x22, #2\n"
      "zip1 z17.h, z25.h, z16.h\n"
      "zip2 z16.h, z25.h, z16.h\n"
      "zip1 z27.h, z23.h, z22.h\n"
      "zip2 z23.h, z23.h, z22.h\n"
      "zip1 z26.h, z21.h, z20.h\n"
      "zip2 z25.h, z21.h, z20.h\n"
      "st1h { z19.h }, p2, [x20]\n"
      "zip1 z22.h, z2.h, z30.h\n"
      "zip1 z21.h, z1.h, z24.h\n"
      "st1h { z18.h }, p2, [x20, #1, MUL VL]\n"
      "zip2 z20.h, z2.h, z30.h\n"
      "zip2 z19.h, z1.h, z24.h\n"
      "st1h { z17.h }, p2, [x20, #2, MUL VL]\n"
      "zip1 z18.h, z0.h, z29.h\n"
      "zip1 z17.h, z31.h, z28.h\n"
      "st1h { z16.h }, p2, [x20, #3, MUL VL]\n"
      "zip2 z24.h, z0.h, z29.h\n"
      "zip2 z16.h, z31.h, z28.h\n"
      "st1h { z27.h }, p2, [x20, #4, MUL VL]\n"
      "st1h { z23.h }, p2, [x20, #5, MUL VL]\n"
      "zip1 z23.h, z22.h, z21.h\n"
      "zip2 z22.h, z22.h, z21.h\n"
      "st1h { z26.h }, p2, [x20, #6, MUL VL]\n"
      "zip1 z21.h, z20.h, z19.h\n"
      "zip2 z20.h, z20.h, z19.h\n"
      "st1h { z25.h }, p2, [x20, #7, MUL VL]\n"
      "addvl x20, x20, #16\n"
      "zip1 z19.h, z18.h, z17.h\n"
      "zip2 z18.h, z18.h, z17.h\n"
      "zip1 z17.h, z24.h, z16.h\n"
      "zip2 z16.h, z24.h, z16.h\n"
      "st1h { z23.h }, p2, [x20, #-8, MUL VL]\n"
      "st1h { z22.h }, p2, [x20, #-7, MUL VL]\n"
      "st1h { z21.h }, p2, [x20, #-6, MUL VL]\n"
      "st1h { z20.h }, p2, [x20, #-5, MUL VL]\n"
      "st1h { z19.h }, p2, [x20, #-4, MUL VL]\n"
      "st1h { z18.h }, p2, [x20, #-3, MUL VL]\n"
      "st1h { z17.h }, p2, [x20, #-2, MUL VL]\n"
      "st1h { z16.h }, p2, [x20, #-1, MUL VL]\n"
      "bgt 4b\n"
      "5:"  // Main row loop: Column loop skip
      "cmp %x[height], #0x8\n"
      "addvl %x[out], %x[out], #16\n"
      "bge 1b\n"
      "cbz %x[height], 12f\n"
      "6:"  // Main loop skip
      "7:"  // Tail row loop: Head
      "mov x12, %x[in]\n"
      "mov x21, %x[width]\n"
      "cnth x20, ALL, MUL #4\n"
      "cmp %x[height], #0x3\n"
      "mov x9, %x[out]\n"
      "add x28, x12, %x[in_stride]\n"
      "add x27, x28, %x[in_stride]\n"
      "add x26, x27, %x[in_stride]\n"
      "add %x[in], x26, %x[in_stride]\n"
      "csel x26, x26, %x[pad_row], GT\n"
      "csel x27, x27, %x[pad_row], GE\n"
      "cmp %x[height], #0x1\n"
      "csel x28, x28, %x[pad_row], GT\n"
      "cmp x21, x20\n"
      "sub %x[height], %x[height], #0x4\n"
      "blt 9f\n"
      "8:"  // Tail row loop: Unroll column loop
      "ld1h { z18.h }, p2/Z, [x12]\n"
      "ld1h { z30.h }, p2/Z, [x12, #1, MUL VL]\n"
      "sub x21, x21, x20\n"
      "ld1h { z24.h }, p2/Z, [x28]\n"
      "ld1h { z29.h }, p2/Z, [x28, #1, MUL VL]\n"
      "cmp x21, x20\n"
      "ld1h { z17.h }, p2/Z, [x27]\n"
      "ld1h { z23.h }, p2/Z, [x27, #1, MUL VL]\n"
      "ld1h { z16.h }, p2/Z, [x26]\n"
      "ld1h { z22.h }, p2/Z, [x26, #1, MUL VL]\n"
      "ld1h { z21.h }, p2/Z, [x12, #2, MUL VL]\n"
      "ld1h { z4.h }, p2/Z, [x12, #3, MUL VL]\n"
      "addvl x12, x12, #4\n"
      "ld1h { z28.h }, p2/Z, [x28, #2, MUL VL]\n"
      "ld1h { z27.h }, p2/Z, [x28, #3, MUL VL]\n"
      "zip1 z3.h, z18.h, z17.h\n"
      "zip2 z2.h, z18.h, z17.h\n"
      "ld1h { z20.h }, p2/Z, [x27, #2, MUL VL]\n"
      "ld1h { z19.h }, p2/Z, [x27, #3, MUL VL]\n"
      "zip1 z18.h, z24.h, z16.h\n"
      "zip2 z1.h, z24.h, z16.h\n"
      "ld1h { z17.h }, p2/Z, [x26, #2, MUL VL]\n"
      "ld1h { z16.h }, p2/Z, [x26, #3, MUL VL]\n"
      "zip1 z26.h, z30.h, z23.h\n"
      "zip1 z25.h, z29.h, z22.h\n"
      "zip2 z24.h, z30.h, z23.h\n"
      "zip2 z23.h, z29.h, z22.h\n"
      "addvl x28, x28, #4\n"
      "addvl x27, x27, #4\n"
      "zip1 z22.h, z21.h, z20.h\n"
      "zip2 z0.h, z21.h, z20.h\n"
      "addvl x26, x26, #4\n"
      "zip1 z21.h, z28.h, z17.h\n"
      "zip2 z31.h, z28.h, z17.h\n"
      "zip1 z30.h, z4.h, z19.h\n"
      "zip1 z29.h, z27.h, z16.h\n"
      "zip2 z28.h, z4.h, z19.h\n"
      "zip2 z27.h, z27.h, z16.h\n"
      "zip1 z20.h, z3.h, z18.h\n"
      "zip2 z19.h, z3.h, z18.h\n"
      "zip1 z18.h, z2.h, z1.h\n"
      "zip2 z17.h, z2.h, z1.h\n"
      "zip1 z16.h, z26.h, z25.h\n"
      "zip2 z26.h, z26.h, z25.h\n"
      "zip1 z25.h, z24.h, z23.h\n"
      "zip2 z24.h, z24.h, z23.h\n"
      "st1h { z20.h }, p2, [x9]\n"
      "st1h { z19.h }, p2, [x9, #1, MUL VL]\n"
      "zip1 z23.h, z22.h, z21.h\n"
      "zip2 z22.h, z22.h, z21.h\n"
      "st1h { z18.h }, p2, [x9, #2, MUL VL]\n"
      "zip1 z21.h, z0.h, z31.h\n"
      "zip2 z20.h, z0.h, z31.h\n"
      "st1h { z17.h }, p2, [x9, #3, MUL VL]\n"
      "zip1 z19.h, z30.h, z29.h\n"
      "zip2 z18.h, z30.h, z29.h\n"
      "st1h { z16.h }, p2, [x9, #4, MUL VL]\n"
      "zip1 z17.h, z28.h, z27.h\n"
      "zip2 z16.h, z28.h, z27.h\n"
      "st1h { z26.h }, p2, [x9, #5, MUL VL]\n"
      "st1h { z25.h }, p2, [x9, #6, MUL VL]\n"
      "st1h { z24.h }, p2, [x9, #7, MUL VL]\n"
      "add x9, x9, %x[out_stride]\n"
      "st1h { z23.h }, p2, [x9]\n"
      "st1h { z22.h }, p2, [x9, #1, MUL VL]\n"
      "st1h { z21.h }, p2, [x9, #2, MUL VL]\n"
      "st1h { z20.h }, p2, [x9, #3, MUL VL]\n"
      "st1h { z19.h }, p2, [x9, #4, MUL VL]\n"
      "st1h { z18.h }, p2, [x9, #5, MUL VL]\n"
      "st1h { z17.h }, p2, [x9, #6, MUL VL]\n"
      "st1h { z16.h }, p2, [x9, #7, MUL VL]\n"
      "add x9, x9, %x[out_stride]\n"
      "bge 8b\n"
      "9:"  // Tail row loop: Unroll column loop skip
      "cbz x21, 11f\n"
      "10:"  // Tail row loop: Column loop
      "mov x20, x21\n"
      "decd x21, ALL, MUL #8\n"
      "whilelt p1.h, XZR, x20\n"
      "dech x20\n"
      "whilelt p0.h, XZR, x20\n"
      "cmp x21, #0x0\n"
      "ld1h { z20.h }, p1/Z, [x12]\n"
      "ld1h { z19.h }, p1/Z, [x28]\n"
      "ld1h { z18.h }, p1/Z, [x27]\n"
      "ld1h { z17.h }, p1/Z, [x26]\n"
      "ld1h { z24.h }, p0/Z, [x12, #1, MUL VL]\n"
      "addvl x12, x12, #2\n"
      "ld1h { z25.h }, p0/Z, [x28, #1, MUL VL]\n"
      "addvl x28, x28, #2\n"
      "ld1h { z23.h }, p0/Z, [x27, #1, MUL VL]\n"
      "ld1h { z16.h }, p0/Z, [x26, #1, MUL VL]\n"
      "addvl x27, x27, #2\n"
      "addvl x26, x26, #2\n"
      "zip1 z22.h, z20.h, z18.h\n"
      "zip1 z21.h, z19.h, z17.h\n"
      "zip2 z20.h, z20.h, z18.h\n"
      "zip2 z19.h, z19.h, z17.h\n"
      "zip1 z18.h, z24.h, z23.h\n"
      "zip1 z17.h, z25.h, z16.h\n"
      "zip2 z24.h, z24.h, z23.h\n"
      "zip2 z16.h, z25.h, z16.h\n"
      "zip1 z23.h, z22.h, z21.h\n"
      "zip2 z22.h, z22.h, z21.h\n"
      "zip1 z21.h, z20.h, z19.h\n"
      "zip2 z20.h, z20.h, z19.h\n"
      "zip1 z19.h, z18.h, z17.h\n"
      "zip2 z18.h, z18.h, z17.h\n"
      "zip1 z17.h, z24.h, z16.h\n"
      "zip2 z16.h, z24.h, z16.h\n"
      "st1h { z23.h }, p2, [x9]\n"
      "st1h { z22.h }, p2, [x9, #1, MUL VL]\n"
      "st1h { z21.h }, p2, [x9, #2, MUL VL]\n"
      "st1h { z20.h }, p2, [x9, #3, MUL VL]\n"
      "st1h { z19.h }, p2, [x9, #4, MUL VL]\n"
      "st1h { z18.h }, p2, [x9, #5, MUL VL]\n"
      "st1h { z17.h }, p2, [x9, #6, MUL VL]\n"
      "st1h { z16.h }, p2, [x9, #7, MUL VL]\n"
      "add x9, x9, %x[out_stride]\n"
      "bgt 10b\n"
      "11:"  // Tail row loop: Column loop skip
      "cmp %x[height], #0x1\n"
      "addvl %x[out], %x[out], #8\n"
      "bge 7b\n"
      "12:"  // Done
      : [height] "+&r" (height), [in] "+&r" (in), [out] "+&r" (out)
      : [in_stride] "r" (in_stride), [out_stride] "r" (out_stride), [pad_row] "r" (pad_row), [width] "r" (width)
      : "cc", "memory", "p0", "p1", "p2", "x9", "x10", "x11", "x12", "x20", "x21", "x22", "x23", "x24", "x25", "x26", "x27", "x28", "z0", "z1", "z2", "z3", "z4", "z5", "z6", "z7", "z8", "z9", "z10", "z11", "z12", "z13", "z14", "z15", "z16", "z17", "z18", "z19", "z20", "z21", "z22", "z23", "z24", "z25", "z26", "z27", "z28", "z29", "z30", "z31"
    );
}

} // anonymous namespace

template<>
void Transform<8, 4, true, VLType::SVE>(
    bfloat16 *out, const bfloat16 *in, int stride, int x0, int xmax, int k0, int kmax)
{
    sve_transpose_interleave_8VL_2x4(
        reinterpret_cast<uint16_t *>(out),
        reinterpret_cast<const uint16_t *>(in + k0 * stride + x0),
        (xmax-x0) * sizeof(bfloat16) / 2,
        stride * sizeof(bfloat16),
        (kmax-k0)
    );
}


#endif  // defined(ARM_COMPUTE_ENABLE_SVE)